CoWare SPW 5-XP 5.02 (设计信号处理)

  • 软件大小|Size:112MB
  • 软件语言|Language:3
  • 运行环境|Platform:/WinNT/2000/XP
  • 使用方式|License:浮动License
  • 更新时间|Release:2013-01-10
  • 软件评价|Rank:
  • 历史版本|Version:1
  • 下载次数|Counts:
  • 标 签|Tag:CoWare   SPW   

软件介绍|Description ——介绍来源于互联网,具体功能以官方为准。

美国CoWare, Inc.更新用来设计信号处理应用软件的EDA工具“SPW”并上市Windows XP版“SPW 5-XP”。SPW 5-XP主要进行以下两点改进。第一是与美国The MathWorks, Inc.的技术运算编程及解析环境“MATLAB”互联,第二是全面更新GUI

其竞争产品为MathWorks的基于GUI的用来设计信号处理应用软件的EDA工具“Simulink”。因此,此次将新版本的价格定为与Simulink相同价格段。本体价格从40万日元(约合人民币3万元)起,包括选项功能等在内的畅销组合价格估计在120~150万日元(约合人民币9万元~11万2500元)之间。“该产品与竞争产品的区别是处理速度相当于后者的10倍”(CoWare的日本法人)。另一个很大优势是采用了在Unix/Linux版积累的超过4000个库(Library)。该公司还计划在2005年上市GUI与此次产品相同的Unix/Linux版产品——“SPW-5”。

  SPW原为美国Comdisco System, Inc的产品,1994年美国Cadence Design Systems, Inc获得该产品的全部权利。后来在2003年秋季Cadence撤出除验证外的几乎所有上游设计领域后,SPW业务被移交给CoWare。在日本国内,由于美国Tektronix, Inc.与Comdisco共同开发SPW,因此由SONY Techtronics销售。过去曾在日本拥有400~500sheet,目前减少到一半左右。该公司试图通过发布Windows XP版重建昔日辉煌。

  CoWare具有SystemC输入功能的“ConvergenSC”为该公司的上游验证用工具,在谈到如何使其与SPW面向不同市场时,该公司做了如下说明。ConvergenSC擅长于MAC层等高级层,SPW则擅长物理层等底层。另外,还可以由SPW开发IP,然后用ConvergenSC验证包括IP在内的整个SoC等(图2)

  此次为了巩固源于MATLAB的设计流程,CoWare与美国AccelChip Inc.联手合作。AccelChip开发和提供根据MATLAB输出数据(M文件)自动生成RTL代码的EDA工具“AccelChip DSP Synthesis”等。AccelChip DSP Synthesis主要进行两个处理。第一个是将设计人员在MATLAB输入的浮动小数点算法转换为固定小数点算法。第二个是根据固定小数点算法输出VHDL或Verilog-HDL的RTL代码。在完成上述各处理后,AccelChip DSP Synthesis和SPW将建立如下关联(图3)。例如在SPW上仿真利用AccelChip DSP Synthesis转换为固定小数点的MATLAB上的算法程序。另外将由AccelChip DSP Synthesis生成的RTL代码导入SPW后,用RTL进行验证。
CoWare公司宣布在其讯号处理工作系统(Signal Processing Worksystem,SPW)无线区域网路元件资料库中,新增加了超宽频(UWB)支援功能,期望能为逐渐成形之UWB标准所需技术提供相关元件资料库的支援,并进一步针对无线网路应用产品推出的革命性技术。

 针对短距无线个人区域网路中採行UWB所使用的標准,目前有两套方案正在评估。针对短距无线个人区域网路中采行UWB所使用的标准,目前有两套方案正在评估。 CoWare SPW无线区域网路元件资料库目前是支援正交频率切割多工(OFDM)的技术。 CoWare SPW无线区域网路元件资料库目前是支援正交频率切割多工(OFDM)的技术。 但是未来如果採用另一套以直接序列编码分割多方存取(DSCDMA)的技术为主的標准,则CoWare將会扩充其无线区域网路元件资料库,以同时支援这一项標准。但是未来如果采用另一套以直接序列编码分割多方存取(DSCDMA)的技术为主的标准,则CoWare将会扩充其无线区域网路元件资料库,以同时支援这一项标准。

 

CoWare SPW是一个针对DSP咚阒?O计和验证作业所建立的一套完整的平台。 CoWare SPW是一个针对DSP运算之设计和验证作业所建立的一套完整的平台。 使用者可以透过超过3,500个架构建立区块,採用阶层式区块图的方式来取得一些最新推出的通讯和多媒体元件资料库。使用者可以透过超过3,500个架构建立区块,采用阶层式区块图的方式来取得一些最新推出的通讯和多媒体元件资料库。

 

而无线区域网路元件资料库中所包含的无线区域网路標准內,包含一些具备WiFi相容性和可执行版本之標准的末端对末端系统模型。而无线区域网路元件资料库中所包含的无线区域网路标准内,包含一些具备WiFi相容性和可执行版本之标准的末端对末端系统模型。 採用此元件资料库,可使系统和设计工程师快速建立正確的系统模型,並整合原先分割开来的部分;更可在不同的状况下进行系统模拟,使系统架构达到最佳化。采用此元件资料库,可使系统和设计工程师快速建立正确的系统模型,并整合原先分割开来的部分;更可在不同的状况下进行系统模拟,使系统架构达到最佳化。

CoWare SPW 5.0 XP

::::::English Description::::::

The CoWare™ Signal Processing Worksystem (SPW) tool now interfaces seamlessly with the Xilinx CORE Generator™ System. This integration enables custom DSP data path development on FPGAs using SPW, the premier ASIC design tool for system level design. By integrating the two tools, designers can take advantage of the Xilinx extensive library of DSP intellectural property (IP), easily importing the optimized IP cores directly into SPW and decreasing time to market.

KEY FETURE:

  •  
  • Capture design intent, simulate within the environment the device will operate, and verify functional correctness of the system prior to investing in implementation
  •  
  • Jump start designs with over 3500 pre-defined building blocks assembled into the latest communications and multimedia standards, along with your C/C++, Matlab,VHDL, Verilog and Verilog-A models
  •  
  • Speed system verification by simulating multiple levels of abstractions (i.e., behavioral floating point, fixed point, and architectural)
  •  
  • Facilitate design and IP reuse with block-oriented, self-documenting, parameterized models
  •  
  • Bring engineering disciplines like hardware/software, analog/mixed-signal/RF, and ASIC/FPGA into a common design and verification environment
  •  
  • Speed implementation with architecture blocks that have a direct path to optimized datapath synthesis to ASIC or FPGA

    下载说明|Download Note

      1.所有资源均收集于互联网,仅供学习交流使用,带积分的可直接下载,如无法下载请报告我们。
      2.本站可通过交换换取积分,所有捐赠均无发票,具体请咨询我们。
    字母|Letters A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 顶部[TOP]